トラ技の続きは、counterの次はcounter_sw、counter_7segの課題があって、ここからはもう、Verilog HDLを自分で打ち込むのは省略して、トラ技のサンプルファイルを使ってそれを動かすという方向でやってみた。なので、はっきり言うと、肝心のコードの内容の学習までは手が回らず、とにかくなんとかここの環境で動作させてみる・・・という次元になってしまっている。

で、Pinアサインメントも、せっかくqsfファイルがあるので、それをインポートして自分では打ち込まない方向。

その結果、counter_swは、ModelSimは一応波形が出たもののあまり納得いかないし、実際に書いてみても動かなかった。counter_7segは、ModelSimはなんかエラーで動かず。実際に書いてみると、これは動いた。こんな感じ。

 
一番右のSWを0にして、デクリメントさせたところ。


一番右のSWを1にして、インクリメントさせたところ。

という感じで、よくわからないものの、なんとか動作させることだけは成功した。
動かないよりはマシということで、もう、あっぷあっぷですよ～～